



ADLINK
TECHNOLOGY INC.

NuDAQ®

PCI-7442/7443/7444

128 チャンネル / 64 チャンネル絶縁デ
ジタル I/O カード

マニュアルバージョン 2.01

改訂日: 2009 年 10 月 30 日

品番: 50-11218-2A10



Recycled Paper

技術革新 ; 世界のオートメーション化

Copyright 2009 ADLINK TECHNOLOGY INC.

無断複写・転載を禁じます。

本書の内容は、製品の信頼性、設計、機能などの改善により、予告なしに変更されることがあります。また、ADLINK は、本書の技術的もしくは編集の間違い、欠落について、一切責任を負いません。

ADLINK は、本製品または本書の使用、または誤用によって発生した、いかなる直接的、間接的、偶発的、結果的損害、特別損害に対して、たとえこような損害が生じる可能性について報告を受けていたとしても、一切責任を負いません。

本書には著作権で保護された独占情報が含まれています。すべての権利が留保されます。本書の一部または全情報を、ADLINK の事前許可を得ることなく、いかなる方法によっても無断で複写及び複製することを禁止します。

商標

NuDAQ、NuIPC、DAQBench は ADLINK TECHNOLOGY 社の登録商標です。

本書に記載されている製品名は識別目的のために使用されており、各企業の商標または登録商標となっている場合があります。

お問い合わせ先

お客様の満足はADLINKの最優先事項です。サービスやサポートを必要とする場合はお知らせください。

ADLINK Technology Inc.

住所: 9F, No.166 Jian Yi Road, Chungho City,
Taipei County 235, Taiwan
台北縣中和市建一路166號9樓

電話番: +886-2-8226-5877
Fax 番号: +886-2-8226-5717
販売およびサービス: service@adlinktech.com

Ampro ADLINK Technology Inc.

住所: 5215 Hellyer Avenue, #110
San Jose, CA 95138, USA

電話番: +1-408-360-0200
Toll Free: +1-800-966-5200 (USA only)
Fax 番号: +1-408-360-0222
販売およびサービス: info@adlinktech.com

ADLINK Technology Beijing

住所: 北京市海淀区上地东路1号盈创动力大厦E座801室
(100085)
Rm. 801, Power Creative E, No. 1, B/D
Shang Di East Rd., Beijing 100085, China

電話番: +86-10-5885-8666
Fax 番号: +86-10-5885-8625
販売およびサービス: market@adlinktech.com

ADLINK Technology Shanghai

住所: 上海市漕河泾高科技开发区钦江路333号39幢4层
(200233)

電話番: +86-21-6495-5210
Fax 番号: +86-21-5450-0414
販売およびサービス: market@adlinktech.com

ADLINK Technology Shenzhen

住所: 深圳市南山区科技园南区高新南七道
数字技术园A1栋2楼C区 (518057)
2F, C Block, Bld. A1, Cyber-Tech Zone, Gao Xin Ave.
Sec 7, High-Tech Industrial Park S., Shenzhen,
518054 China

電話番: +86-755-2643-4858
Fax 番号: +86-755-2664-6353
販売およびサービス: market@adlinktech.com

ADLINK Technology Inc. (German Liaison Office)

住所: Nord Carree 3, 40477 Duesseldorf, Germany
電話番: +49-211-495-5552
Fax 番号: +49-211-495-5557
販売およびサービス: emea@adlinktech.com

ADLINK (French Liaison Office)

住所: 15 rue Emile Baudot, 91300 MASSY Cedex, France
電話番: +33 (0) 1 60 12 35 66
Fax 番号: +33 (0) 1 60 12 35 66
販売およびサービス: france@adlinktech.com

ADLINK Technology Japan Corporation

住所: 151-0072 東京都渋谷区幡ヶ谷 1-1-2 朝日生命幡ヶ谷ビル 8F
Asahiseimei Hatagaya Bldg. 8F 1-1-2 Hatagaya,
Shibuya-ku, Tokyo 151-0072, Japan
電話番: +81-3-4455-3722
Fax 番号: +81-3-5333-6040
販売およびサービス: japan@adlinktech.com

ADLINK Technology Inc. (Korean Liaison Office)

住所: 서울시 서초구 서초동 1506-25 한도 B/D 2 층
2F, Hando B/D, 1506-25, Seocho-Dong,
Seocho-Gu, Seoul, 137-070, Korea
電話番: +82-2-2057-0565
Fax 番号: +82-2-2057-0563
販売およびサービス: korea@adlinktech.com

ADLINK Technology Singapore Pte Ltd.

住所: 84 Genting Lane #07-02A, Cityneon Design Centre,
Singapore 349584
電話番: +65-6844-2261
Fax 番号: +65-6844-2263
販売およびサービス: singapore@adlinktech.com

ADLINK Technology Singapore Pte Ltd. (Indian Liaison Office)

住所: No. 1357, "Anupama", Sri Aurobindo Marg, 9th Cross,
JP Nagar Phase I, Bangalore - 560078, India
電話番: +91-80-65605817
Fax 番号: +91-80-22443548
販売およびサービス: india@adlinktech.com

本書の使用方法

1.1 対象読者と範囲

本書は ADLINK NuDAQ[®] デジタル入力 / 出力 PCI カードの使用方法について説明します。カードのハードウェアとレジスタ情報はアプリケーションの迅速な構築に役立ちます。本書はデータ収集と高レベルのプログラミングに関する詳細な知識を備えたコンピュータ・プログラマやハードウェア・エンジニアを対象にしています。

1.2 本書の構成

本書の構成は以下の通りです：

第 1 章 導入及び解説：この章はカードの特徴、使用、ソフトウェア対応情報、同梱物を含む NuDAQ[®] デジタル入力 / 出力 PCI カードについて紹介します。

第 2 章 ハードウェア情報：この章はカードのレイアウトと内部および外部コネクタのピン定義について説明します。

第 3 章 動作論理：このセクションはカードの技術、特徴、機能について説明します。

第 4 章 レジスタ形式：この章はカードの動作に必要なレジスタ形式の詳細な説明を提供します。

修理規定：ADLINK の修理規定の条件と範囲について説明します。

1.3 表示規則

マニュアルで使用されている以下の表示規則に注意して、特定のタスクや指示を確実に実行してください。

メモ	特定のタスクの実行に役立つ付加的な情報、ヘルプ、ヒントなど。
----	--------------------------------

重要	タスクを完了するために実行しなければならない重要な情報や指示。
----	---------------------------------

警告	特定のタスクを実行する際に、けが、データ損失、モジュール損傷、プログラム破壊などの防ぐ情報。
----	--

表目次.....	v
図目次.....	iv
1 導入及び解説	1
1.1 特徴.....	2
1.2 使用例.....	2
1.3 仕様.....	3
1.4 開封確認リスト.....	5
1.5 ソフトウェア・サポート.....	6
プログラミング・ライブラリ.....	6
DAQ-LVIEW PnP: LabVIEW® ドライバ.....	6
DAQBench™: ActiveX コントロール.....	7
2 ハードウェア情報	9
2.1 カードの配置図.....	9
ブラケットの配置図.....	12
2.2 PCI-7442 のピン・アサイン.....	13
CN2 コネクタ.....	13
CN1 コネクタ.....	15
2.3 PCI-7443 のピン・アサイン.....	17
CN2 コネクタ.....	17
CN1 コネクタ.....	19
2.4 PCI-7444 のピン・アサイン.....	21
CN2 コネクタ.....	21
CN1 コネクタ.....	23
2.5 TTL I/O コネクタのピン・アサイン.....	25
JP3.....	25
JP4.....	25
2.6 ボード ID (S1).....	26
3 動作理論	27
3.1 絶縁デジタル入力.....	27
3.2 ステート変化 (COS) 割り込み.....	28
概要.....	28
COS 検出.....	28
COS 検出方式.....	29
3.3 絶縁デジタル出力チャンネル.....	30
3.4 ウォッチドッグ・タイマ (WDT).....	31
3.5 プログラマブル TTL 入力 / 出力.....	31

4	レジスタ形式	33
4.1	PCI-7442 の I/O レジスタ	33
	Isolated Digital Input (絶縁デジタル入力) レジスタ ..	33
	COS Interrupt Control (COS 割り込み制御) レジスタ	34
	Interrupt Status (割り込みステータス)、	
	COS INT Control Read Back	
	(COS INT 制御リードバック) レジスタ	36
	COS Setup/Latch (COS 設定 / ラッチ) レジスタ	37
	TTL IO の Setup (設定)、Status (ステータス)、	
	DO、DI レジスタ	38
	Isolated Digital Output (絶縁デジタル出力) および	
	Read Back (リードバック) レジスタ	40
	Power-up DO Setup/Read (起動時 DO 設定 / 読み取り)	
	レジスタ	42
	Watchdog Timer Load (ウォッチドッグ・タイマ・	
	ロード)、Safety DO Setup/Read Back	
	(セーフティ DO 設定 / リードバック) レジスタ	44
	WDT INT Control (WDT INT コントロール)、	
	Hot-Reset (ホット・リセット)、Hold Control	
	(ホールド・コントロール) レジスタ	47
4.2	PCI-7443 の I/O レジスタ	49
	Isolated Digital Input (絶縁デジタル入力) レジスタ ..	49
	COS Interrupt Control (COS 割り込み制御) レジスタ	50
	Interrupt Status (割り込みステータス)、	
	COS INT Control Read Back	
	(COS INT 制御リードバック) レジスタ	53
	COS Setup/Latch (COS 設定 / ラッチ) レジスタ	55
	TTL IO の Setup (設定)、Status (ステータス)、	
	DO、DI レジスタ	57
4.3	PCI-7444 の I/O レジスタ	59
	Isolated Digital Output/Read Back (絶縁デジタル出力 /	
	リードバック) レジスタ	59
	Power-up DO Setup/Read Back (起動時 DO 設定 /	
	リードバック) レジスタ	62
	WDT Load Config (WDT ロード設定)、Safety DO Setup/	
	Read Back (セーフティ DO 設定 / リードバック)	
	レジスタ	64
	WDT INT Control/Hot-Reset Hold Control Register	
	(WDT INT コントロール / ホット・リセット・	
	ホールド・コントロール) レジスタ	67

	TTL IO の Setup (設定)、Status (ステータス)、 DO、DI レジスタ	70
4.4	PCI コントローラ・レジスタの処理方法	72

表目次

表 2-1:	TTL/IO (JP3) コネクタのピン・アサイン	25
表 2-2:	TTL/IO (JP4) コネクタのピン・アサイン	25
表 2-3:	ボード ID の設定	26

図目次

図 2-1:	PCI-7442 の配置図.....	9
図 2-2:	PCI-7443 の配置図.....	10
図 2-3:	PCI-7444 の配置図.....	11
図 2-4:	PCI-7440 シリーズ・カードのブラケット	12
図 2-5:	PCI-7440 シリーズのコネクタ・ピン・ リファレンス	12
図 3-1:	フォト・カプラ	27
図 3-2:	COS タイミング	28
図 3-3:	COS 検出方式.....	29
図 3-4:	絶縁デジタル出力の共通グラウンド接続	30

1 導入及び解説

ADLINK の PCI-7442、PCI-7443、PCI-7444 カードは、128 または 64 点デジタル入力、128 または 64 点デジタル出力、最大 32 の TTL チャンネルを備えた高分解能絶縁デジタル I/O カードで、広範囲な PCI バス・ベースの産業用アプリケーションで使用できます。

- ▶ PCI-7442: 絶縁 64 点 DI および 64 点 DO カード
- ▶ PCI-7443: 絶縁 128 点 DI カード
- ▶ PCI-7444: 絶縁 128 点 DO カード

同シリーズのカードはほとんどの産業用アプリケーションに最適な耐久性に優れた 1,250 V_{RMS} 絶縁保護に対応しています。PCI シャーシに複数の PCI-7442/7443/7444 が搭載されている場合、ボード ID 設定機能によりスイッチ・ジャンパを使ってカードを容易に識別できるので、迅速なトラブルシューティングとメンテナンスが可能となります。

1.1 特徴

個々のカードの特徴については以下の比較表を参照してください。

特徴	PCI-7442	PCI-7443	PCI-7444
32-bit 3.3 V/ 5 V PCI バス、PnP	あり	あり	あり
絶縁デジタル入力チャンネル	64	128	—
絶縁デジタル出力チャンネル	64	—	128
ステート変化 (COS) 検出	64	128	—
28 V 電圧保護対応チャンネル	64	128	—
250 mA シンク電流対応チャンネル	64	—	128
デジタル出力ステータス・リード・バック対応チャンネル	64	—	128
システムのホット・リセット後でも DO 値を保存	あり	—	あり
プログラム可能な起動時 DO ステータス	あり	—	あり
WDT 割り込み発生時のプログラム可能なセーフティ DO ステータス機能	あり	—	あり
ウォッチドッグ・タイマ	あり	—	あり
TTL I/O チャンネル	32	32	32
1250 V _{RMS} 絶縁	あり	あり	あり
ボード ID 機能	あり	あり	あり

1.2 使用例

PCI-7442/7443/7444 は以下のアプリケーションで使用できます：

- ▶ マシン・オートメーション
- ▶ 産業用オン/オフ制御
- ▶ 外部リレー駆動
- ▶ 信号切り換え
- ▶ ラボ・オートメーション

1.3 仕様

光学絶縁デジタル入力 (PCI-7442/PCI-7443 のみ)	
入力チャンネル数	64 (PCI-7442) 128 (PCI-7443) (メモ: デジタル入力チャンネルを使用する場合は、有効な冷却システムを使用して、カードとケースの温度に特別な注意を払ってください。)
入力電圧	高: 5 V - 28 V、極性なし 低: 0 V - 1.5 V、極性なし
入力抵抗	4.7 k Ω
絶縁電圧	1250 V _{RMS}
割り込みソース	ステート変化 (COS)
光学絶縁デジタル出力 (PCI-7442/PCI-7444 のみ)	
出力チャンネル	64 (PCI-7442) 128 (PCI-7444)
出力タイプ	オープン・ドレイン・パワー MOSFET ドライバ
出力デバイス	TPC8206
出力範囲	5 V - 40 V
シンク電流	250 mA、全チャンネル @ 60° C、100% デューティ (最大 300 mA)
絶縁電圧	1250 V _{RMS}
データ転送	プログラム I/O
絶縁済み +5V 電源 (PCI-7442/PCI-7444 のみ)	
出力電圧	+5 V
出力電流	最大 100 mA @ 40° C
プログラマブル TTL I/O	
I/O チャンネル数	32
デジタル論理レベル	TTL / 3.3 V TTL
定格電流	最大 4 mA @ チャンネル
データ転送	プログラム I/O
ウォッチドッグ・タイマ (PCI-7442/PCI-7444 のみ)	
使用可能なベース・クロック	10 MHz (固定)
カウンタ幅	32-bit

次ページに続く。

セーフティ機能 (PCI-7442/PCI-7444 のみ)

- | |
|---|
| <ul style="list-style-type: none"> • プログラム可能な起動時 DO 初期ステータス • WDT 割り込み時のプログラム可能なセーフティ DO ステータス機能 • システムのホット・リセット後でもデジタル出力値保持 |
|---|

共通仕様

寸法	174.7 mm (L) x 106.7 mm (W)、標準 PCI
バス	32-bit PCI バス
稼働時温度	0°C - 60°C
非稼働温度	-40°C - 80°C
湿度	5% ~ 85%、結露なきこと
電源	
消費電力	PCI-7442: +5 V @ 800 mA (通常時) PCI-7443: +5 V @ 550 mA (通常時) PCI-7444: +5 V @ 800 mA (通常時)

仕様は予告なしに変更されることがあります。

1.4 開封確認リスト

開封の前に、出荷用カートンに損傷がないかどうか確認してください。出荷用カートンや内容に損傷がある場合は、販売店に直ちに連絡してください。出荷用カートンと梱包素材は検査するので、捨てないでください。ADLINK に製品を返却する前に販売店にご連絡ください。

パッケージに以下のアイテムが同梱されているかどうかを確認します。

- ▶ PCI-7442/PCI-7443/PCI-7444 カード
- ▶ ACL-10337 DB37F ブラケット
- ▶ ADLINK オールインワン CD
- ▶ ユーザー・マニュアル

損傷しているものや不足しているものがあれば、販売店に直ちにお知らせください。

メモ	標準的な設定、機能、パッケージではない OEM バージョンのパッケージは設定条件の違いによって異なります。
----	---



ボードは静電気や物理的な衝撃から保護してください。帯電防止されていない場所で部品を分解しないでください。ボードを保存するには同梱の帯電防止バッグを使用してください。ボードを取り扱う際には帯電防止用リスト・ストラップを着用してください。

1.5 ソフトウェア・サポート

ADLINK はシステム構築の様々なアプローチを可能にする多様なソフトウェアドライバとパッケージを提供しています。また、多くの Windows[®] ベース・システムで使用可能な DLL などのプログラミング・ライブラリだけでなく、LabVIEW[®] などの他のソフトウェア・パッケージ用のドライバも提供しています。ソフトウェア・オプションはすべて ADLINK オールインワン CD に収納されています。

プログラミング・ライブラリ

独自のプログラムを作成している場合、以下の関数ライブラリを活用できます：

DOS ライブラリ

Borland C/C++ および Visual C++ の関数の説明は本書に掲載されています。

PCIS-DASK

デバイス・ドライバおよび Windows[®] 98/NT/2000/XP 用 DLL を含む。DLL は Windows[®] 98/NT/2000/XP で使用可能なバイナリです。したがって、PCIS-DASK で開発されたアプリケーションはすべて Windows[®] 98/NT/2000/XP に対応しています。開発には、DLL に呼び出し可能な VB、VC++、Delphi、BC5、Windows[®] などのプログラミング言語が使用できます。CD には PCIS-DASK のユーザーガイドおよび機能リファレンスマニュアルが収録されています。オールインワン CD のマニュアル・ファイル (\\Manual_PDF\Software\PCIS-DASK) を参照してください。

上記ソフトウェア・ドライバはボードに同梱しています。インストール手順については ソフトウェア・インストール・ガイドを参照してください。

DAQ-LVIEW PnP: LabVIEW[®] ドライバ

DAQ-LVIEW PnP には、LabVIEW[®] ソフトウェア・パッケージとのインタフェースに使用される VI が含まれます。DAQ-LVIEW PnP は Windows[®] 95/98/NT/2000/XP に対応しています。LabVIEW[®] ドライバはボードに無料で同梱されます。ライセンスなしでイン

ストールおよび使用可能です。DAQ-LVIEW PnP の詳細については、オールインワン CD のユーザー・ガイドを参照してください。

DAQBench™: ActiveX コントロール

ActiveX コントロールおよび VB/VC++ プログラミングに精通しているプログラマは DAQBench™ ActiveX コントロール・コンポーネント・ライブラリを使ってアプリケーションを開発するようにお勧めします。DAQBench™ は Windows® NT/98 環境向けに設計されています。DAQBench™ の詳細については、オールインワン CD のユーザー・ガイドを参照してください。

2 ハードウェア情報

この章では、PCI-7442/7443/7444 カードの配置図、コネクタ、ピン・アサインについて説明します。

2.1 カードの配置図

図 2-1 は PCI-7442 のコネクタ、スイッチ、ジャンパの位置を示しています。




図 2-1: PCI-7442 の配置図

1	CN2	64 点絶縁デジタル出力コネクタ
2	CN1	64 点絶縁デジタル入力コネクタ
3	S1	ボード ID の DIP スイッチ
4	JP3	16 チャンネル (TTL0 ~ 15) TTL I/O コネクタ
5	JP4	16 チャンネル (TTL15 ~ 31) TTL I/O コネクタ

図 2-2 は PCI-7443 のコネクタと DIP スイッチの位置を示しています。




図 2-2: PCI-7443 の配置図

1	CN2	64 点絶縁デジタル入力コネクタ (IDI 64 ~ 127)
2	CN1	64 点絶縁デジタル入力コネクタ (IDI 0 ~ 63)
3	S1	ボード ID の DIP スイッチ
4	JP3	16 チャンネル (TTLO ~ 16) TTL I/O コネクタ
5	JP4	16 チャンネル (TTL16 ~ 31) TTL I/O コネクタ

図 2-3 は PCI-7444 のコネクタと DIP スイッチの位置を示しています。




図 2-3: PCI-7444 の配置図

1	CN2	64 点絶縁デジタル出力コネクタ (IDO 64 ~ 127)
2	CN1	64 点絶縁デジタル出力コネクタ (IDO 0 ~ 63)
3	S1	ボード ID の DIP スイッチ
4	JP3	16 チャンネル (TTL0 ~ 15) TTL I/O コネクタ
5	JP4	16 チャンネル (TTL15 ~ 31) TTL I/O コネクタ

ブラケットの配置図




図 2-4: PCI-7440 シリーズ・カードのブラケット

コネクタ・ピン・リファレンス




図 2-5: PCI-7440 シリーズのコネクタ・ピン・リファレンス

2.2 PCI-7442 のピン・アサイン

CN2 コネクタ

CN2B			CN2A				
V5V	B68	B34	V5V	IDO_0	A1	A35	IDO_8
IGND	B67	B33	IGND	IDO_1	A2	A36	IDO_9
IGND	B66	B32	IGND	IDO_2	A3	A37	IDO_10
IGND	B65	B31	IGND	IDO_3	A4	A38	IDO_11
IGND	B64	B30	IGND	IDO_4	A5	A39	IDO_12
IGND	B63	B29	IGND	IDO_5	A6	A40	IDO_13
IGND	B62	B28	IGND	IDO_6	A7	A41	IDO_14
IGND	B61	B27	IGND	IDO_7	A8	A42	IDO_15
VDD8	B60	B26	VDD7	VDD1	A9	A43	VDD2
IDO_63	B59	B25	IDO_55	IGND	A10	A44	IGND
IDO_62	B58	B24	IDO_54	IGND	A11	A45	IGND
IDO_61	B57	B23	IDO_53	IGND	A12	A46	IGND
IDO_60	B56	B22	IDO_52	IGND	A13	A47	IGND
IDO_59	B55	B21	IDO_51	IGND	A14	A48	IGND
IDO_58	B54	B20	IDO_50	IGND	A15	A49	IGND
IDO_57	B53	B19	IDO_49	IGND	A16	A50	IGND
IDO_56	B52	B18	IDO_48	N/C	A17	A51	N/C
N/C	B51	B17	N/C	IDO_16	A18	A52	IDO_24
IGND	B50	B16	IGND	IDO_17	A19	A53	IDO_25
IGND	B49	B15	IGND	IDO_18	A20	A54	IDO_26
IGND	B48	B14	IGND	IDO_19	A21	A55	IDO_27
IGND	B47	B13	IGND	IDO_20	A22	A56	IDO_28
IGND	B46	B12	IGND	IDO_21	A23	A57	IDO_29
IGND	B45	B11	IGND	IDO_22	A24	A58	IDO_30
IGND	B44	B10	IGND	IDO_23	A25	A59	IDO_31
VDD6	B43	B9	VDD5	VDD3	A26	A60	VDD4
IDO_47	B42	B8	IDO_39	IGND	A27	A61	IGND
IDO_46	B41	B7	IDO_38	IGND	A28	A62	IGND
IDO_45	B40	B6	IDO_37	IGND	A29	A63	IGND
IDO_44	B39	B5	IDO_36	IGND	A30	A64	IGND
IDO_43	B38	B4	IDO_35	IGND	A31	A65	IGND
IDO_42	B37	B3	IDO_34	IGND	A32	A66	IGND
IDO_41	B36	B2	IDO_33	IGND	A33	A67	IGND
IDO_40	B35	B1	IDO_32	N/C	A34	A68	N/C

ピン定義

ピン	定義
IDO_n	絶縁デジタル出力チャンネル n
VDD1	入力チャンネル 0-7 用共通 VDD 接点
VDD2	入力チャンネル 8-15 用共通 VDD 接点
VDD3	入力チャンネル 16-23 用共通 VDD 接点
VDD4	入力チャンネル 24-31 用共通 VDD 接点
VDD5	入力チャンネル 32-39 用共通 VDD 接点
VDD6	入力チャンネル 40-47 用共通 VDD 接点
VDD7	入力チャンネル 48-55 用共通 VDD 接点
VDD8	入力チャンネル 56-63 用共通 VDD 接点
IGND	絶縁出力チャンネル用グラウンド・リターン・パス
V5V	オンボード非調整 5V 電源出力
N/C	接続なし

CN1 コネクタ

CN1B				CN1A			
N/C	B68	B34	N/C	IDI_0	A1	A35	IDI_8
COM8	B67	B33	COM7	IDI_1	A2	A36	IDI_9
COM8	B66	B32	COM7	IDI_2	A3	A37	IDI_10
COM8	B65	B31	COM7	IDI_3	A4	A38	IDI_11
COM8	B64	B30	COM7	IDI_4	A5	A39	IDI_12
COM8	B63	B29	COM7	IDI_5	A6	A40	IDI_13
COM8	B62	B28	COM7	IDI_6	A7	A41	IDI_14
COM8	B61	B27	COM7	IDI_7	A8	A42	IDI_15
COM8	B60	B26	COM7	COM1	A9	A43	COM2
IDI_63	B59	B25	IDI_55	COM1	A10	A44	COM2
IDI_62	B58	B24	IDI_54	COM1	A11	A45	COM2
IDI_61	B57	B23	IDI_53	COM1	A12	A46	COM2
IDI_60	B56	B22	IDI_52	COM1	A13	A47	COM2
IDI_59	B55	B21	IDI_51	COM1	A14	A48	COM2
IDI_58	B54	B20	IDI_50	COM1	A15	A49	COM2
IDI_57	B53	B19	IDI_49	COM1	A16	A50	COM2
IDI_56	B52	B18	IDI_48	N/C	A17	A51	N/C
N/C	B51	B17	N/C	IDI_16	A18	A52	IDI_24
COM6	B50	B16	COM5	IDI_17	A19	A53	IDI_25
COM6	B49	B15	COM5	IDI_18	A20	A54	IDI_26
COM6	B48	B14	COM5	IDI_19	A21	A55	IDI_27
COM6	B47	B13	COM5	IDI_20	A22	A56	IDI_28
COM6	B46	B12	COM5	IDI_21	A23	A57	IDI_29
COM6	B45	B11	COM5	IDI_22	A24	A58	IDI_30
COM6	B44	B10	COM5	IDI_23	A25	A59	IDI_31
COM6	B43	B9	COM5	COM3	A26	A60	COM4
IDI_47	B42	B8	IDI_39	COM3	A27	A61	COM4
IDI_46	B41	B7	IDI_38	COM3	A28	A62	COM4
IDI_45	B40	B6	IDI_37	COM3	A29	A63	COM4
IDI_44	B39	B5	IDI_36	COM3	A30	A64	COM4
IDI_43	B38	B4	IDI_35	COM3	A31	A65	COM4
IDI_42	B37	B3	IDI_34	COM3	A32	A66	COM4
IDI_41	B36	B2	IDI_33	COM3	A33	A67	COM4
IDI_40	B35	B1	IDI_32	N/C	A34	A68	N/C

ピン定義

ピン	定義
IDI_n	絶縁デジタル入力チャンネル n
COM1	入力チャンネル 0-7 用共通接点
COM2	入力チャンネル 8-15 用共通接点
COM3	入力チャンネル 16-23 用共通接点
COM4	入力チャンネル 24-31 用共通接点
COM5	入力チャンネル 32-39 用共通接点
COM6	入力チャンネル 40-47 用共通接点
COM7	入力チャンネル 48-55 用共通接点
COM8	入力チャンネル 56-63 用共通接点
N/C	接続なし

2.3 PCI-7443 のピン・アサイン

CN2 コネクタ

CN2B			CN2A				
N/C	B68	B34	N/C	IDI_64	A1	A35	IDI_72
COM16	B67	B33	COM15	IDI_65	A2	A36	IDI_73
COM16	B66	B32	COM15	IDI_66	A3	A37	IDI_74
COM16	B65	B31	COM15	IDI_67	A4	A38	IDI_75
COM16	B64	B30	COM15	IDI_68	A5	A39	IDI_76
COM16	B63	B29	COM15	IDI_69	A6	A40	IDI_77
COM16	B62	B28	COM15	IDI_70	A7	A41	IDI_78
COM16	B61	B27	COM15	IDI_71	A8	A42	IDI_79
COM16	B60	B26	COM15	COM9	A9	A43	COM10
IDI_127	B59	B25	IDI_119	COM9	A10	A44	COM10
IDI_126	B58	B24	IDI_118	COM9	A11	A45	COM10
IDI_125	B57	B23	IDI_117	COM9	A12	A46	COM10
IDI_124	B56	B22	IDI_116	COM9	A13	A47	COM10
IDI_123	B55	B21	IDI_115	COM9	A14	A48	COM10
IDI_122	B54	B20	IDI_114	COM9	A15	A49	COM10
IDI_121	B53	B19	IDI_113	COM9	A16	A50	COM10
IDI_120	B52	B18	IDI_112	N/C	A17	A51	N/C
N/C	B51	B17	N/C	IDI_80	A18	A52	IDI_88
COM14	B50	B16	COM13	IDI_81	A19	A53	IDI_89
COM14	B49	B15	COM13	IDI_82	A20	A54	IDI_90
COM14	B48	B14	COM13	IDI_83	A21	A55	IDI_91
COM14	B47	B13	COM13	IDI_84	A22	A56	IDI_92
COM14	B46	B12	COM13	IDI_85	A23	A57	IDI_93
COM14	B45	B11	COM13	IDI_86	A24	A58	IDI_94
COM14	B44	B10	COM13	IDI_87	A25	A59	IDI_95
COM14	B43	B9	COM13	COM11	A26	A60	COM12
IDI_111	B42	B8	IDI_103	COM11	A27	A61	COM12
IDI_110	B41	B7	IDI_102	COM11	A28	A62	COM12
IDI_109	B40	B6	IDI_101	COM11	A29	A63	COM12
IDI_108	B39	B5	IDI_100	COM11	A30	A64	COM12
IDI_107	B38	B4	IDI_99	COM11	A31	A65	COM12
IDI_106	B37	B3	IDI_98	COM11	A32	A66	COM12
IDI_105	B36	B2	IDI_97	COM11	A33	A67	COM12
IDI_104	B35	B1	IDI_96	N/C	A34	A68	N/C

ピン定義

ピン	定義
IDI_n	絶縁デジタル入力チャンネル n
COM9	入力チャンネル 64-71 用共通接点
COM10	入力チャンネル 72-79 用共通接点
COM11	入力チャンネル 80-87 用共通接点
COM12	入力チャンネル 88-95 用共通接点
COM13	入力チャンネル 96-103 用共通接点
COM14	入力チャンネル 104-111 用共通接点
COM15	入力チャンネル 112-119 用共通接点
COM16	入力チャンネル 120-127 用共通接点
N/C	接続なし

CN1 コネクタ

CN1B				CN1A			
N/C	B68	B34	N/C	IDI_0	A1	A35	IDI_8
COM8	B67	B33	COM7	IDI_1	A2	A36	IDI_9
COM8	B66	B32	COM7	IDI_2	A3	A37	IDI_10
COM8	B65	B31	COM7	IDI_3	A4	A38	IDI_11
COM8	B64	B30	COM7	IDI_4	A5	A39	IDI_12
COM8	B63	B29	COM7	IDI_5	A6	A40	IDI_13
COM8	B62	B28	COM7	IDI_6	A7	A41	IDI_14
COM8	B61	B27	COM7	IDI_7	A8	A42	IDI_15
COM8	B60	B26	COM7	COM1	A9	A43	COM2
IDI_63	B59	B25	IDI_55	COM1	A10	A44	COM2
IDI_62	B58	B24	IDI_54	COM1	A11	A45	COM2
IDI_61	B57	B23	IDI_53	COM1	A12	A46	COM2
IDI_60	B56	B22	IDI_52	COM1	A13	A47	COM2
IDI_59	B55	B21	IDI_51	COM1	A14	A48	COM2
IDI_58	B54	B20	IDI_50	COM1	A15	A49	COM2
IDI_57	B53	B19	IDI_49	COM1	A16	A50	COM2
IDI_56	B52	B18	IDI_48	N/C	A17	A51	N/C
N/C	B51	B17	N/C	IDI_16	A18	A52	IDI_24
COM6	B50	B16	COM5	IDI_17	A19	A53	IDI_25
COM6	B49	B15	COM5	IDI_18	A20	A54	IDI_26
COM6	B48	B14	COM5	IDI_19	A21	A55	IDI_27
COM6	B47	B13	COM5	IDI_20	A22	A56	IDI_28
COM6	B46	B12	COM5	IDI_21	A23	A57	IDI_29
COM6	B45	B11	COM5	IDI_22	A24	A58	IDI_30
COM6	B44	B10	COM5	IDI_23	A25	A59	IDI_31
COM6	B43	B9	COM5	COM3	A26	A60	COM4
IDI_47	B42	B8	IDI_39	COM3	A27	A61	COM4
IDI_46	B41	B7	IDI_38	COM3	A28	A62	COM4
IDI_45	B40	B6	IDI_37	COM3	A29	A63	COM4
IDI_44	B39	B5	IDI_36	COM3	A30	A64	COM4
IDI_43	B38	B4	IDI_35	COM3	A31	A65	COM4
IDI_42	B37	B3	IDI_34	COM3	A32	A66	COM4
IDI_41	B36	B2	IDI_33	COM3	A33	A67	COM4
IDI_40	B35	B1	IDI_32	N/C	A34	A68	N/C

ピン定義

ピン	定義
IDI_n	絶縁デジタル入力チャンネル n
COM1	入力チャンネル 0-7 用共通接点
COM2	入力チャンネル 8-15 用共通接点
COM3	入力チャンネル 16-23 用共通接点
COM4	入力チャンネル 24-31 用共通接点
COM5	入力チャンネル 32-39 用共通接点
COM6	入力チャンネル 40-47 用共通接点
COM7	入力チャンネル 48-55 用共通接点
COM8	入力チャンネル 56-63 用共通接点
N/C	接続なし

2.4 PCI-7444 のピン・アサイン

CN2 コネクタ

CN2B			CN2A				
V5V	B68	B34	V5V	IDO_64	A1	A35	IDO_72
IGND	B67	B33	IGND	IDO_65	A2	A36	IDO_73
IGND	B66	B32	IGND	IDO_66	A3	A37	IDO_74
IGND	B65	B31	IGND	IDO_67	A4	A38	IDO_75
IGND	B64	B30	IGND	IDO_68	A5	A39	IDO_76
IGND	B63	B29	IGND	IDO_69	A6	A40	IDO_77
IGND	B62	B28	IGND	IDO_70	A7	A41	IDO_78
IGND	B61	B27	IGND	IDO_71	A8	A42	IDO_79
VDD16	B60	B26	VDD15	VDD9	A9	A43	VDD10
IDO_127	B59	B25	IDO_119	IGND	A10	A44	IGND
IDO_126	B58	B24	IDO_118	IGND	A11	A45	IGND
IDO_125	B57	B23	IDO_117	IGND	A12	A46	IGND
IDO_124	B56	B22	IDO_116	IGND	A13	A47	IGND
IDO_123	B55	B21	IDO_115	IGND	A14	A48	IGND
IDO_122	B54	B20	IDO_114	IGND	A15	A49	IGND
IDO_121	B53	B19	IDO_113	IGND	A16	A50	IGND
IDO_120	B52	B18	IDO_112	N/C	A17	A51	N/C
N/C	B51	B17	N/C	IDO_80	A18	A52	IDO_88
IGND	B50	B16	IGND	IDO_81	A19	A53	IDO_89
IGND	B49	B15	IGND	IDO_82	A20	A54	IDO_90
IGND	B48	B14	IGND	IDO_83	A21	A55	IDO_91
IGND	B47	B13	IGND	IDO_84	A22	A56	IDO_92
IGND	B46	B12	IGND	IDO_85	A23	A57	IDO_93
IGND	B45	B11	IGND	IDO_86	A24	A58	IDO_94
IGND	B44	B10	IGND	IDO_87	A25	A59	IDO_95
VDD14	B43	B9	VDD13	VDD11	A26	A60	VDD12
IDO_111	B42	B8	IDO_103	IGND	A27	A61	IGND
IDO_110	B41	B7	IDO_102	IGND	A28	A62	IGND
IDO_109	B40	B6	IDO_101	IGND	A29	A63	IGND
IDO_108	B39	B5	IDO_100	IGND	A30	A64	IGND
IDO_107	B38	B4	IDO_99	IGND	A31	A65	IGND
IDO_106	B37	B3	IDO_98	IGND	A32	A66	IGND
IDO_105	B36	B2	IDO_97	IGND	A33	A67	IGND
IDO_104	B35	B1	IDO_96	N/C	A34	A68	N/C

ピン定義

ピン	定義
IDO_n	絶縁デジタル出力チャンネル n
VDD9	入力チャンネル 64-71 用共通 VDD 接点
VDD10	入力チャンネル 72-79 用共通 VDD 接点
VDD11	入力チャンネル 80-87 用共通 VDD 接点
VDD12	入力チャンネル 88-95 用共通 VDD 接点
VDD13	入力チャンネル 96-103 用共通 VDD 接点
VDD14	入力チャンネル 104-111 用共通 VDD 接点
VDD15	入力チャンネル 112-119 用共通 VDD 接点
VDD16	入力チャンネル 120-127 用共通 VDD 接点
IGND	絶縁出力チャンネル用グラウンド・リターン・パス
V5V	オンボード非調整 5V 電源出力
N/C	接続なし

CN1 コネクタ


CN1B				CN1A			
N/C	B68	B34	N/C	IDO_0	A1	A35	IDO_8
IGND	B67	B33	IGND	IDO_1	A2	A36	IDO_9
IGND	B66	B32	IGND	IDO_2	A3	A37	IDO_10
IGND	B65	B31	IGND	IDO_3	A4	A38	IDO_11
IGND	B64	B30	IGND	IDO_4	A5	A39	IDO_12
IGND	B63	B29	IGND	IDO_5	A6	A40	IDO_13
IGND	B62	B28	IGND	IDO_6	A7	A41	IDO_14
IGND	B61	B27	IGND	IDO_7	A8	A42	IDO_15
VDD8	B60	B26	VDD7	VDD1	A9	A43	VDD2
IDO_63	B59	B25	IDO_55	IGND	A10	A44	IGND
IDO_62	B58	B24	IDO_54	IGND	A11	A45	IGND
IDO_61	B57	B23	IDO_53	IGND	A12	A46	IGND
IDO_60	B56	B22	IDO_52	IGND	A13	A47	IGND
IDO_59	B55	B21	IDO_51	IGND	A14	A48	IGND
IDO_58	B54	B20	IDO_50	IGND	A15	A49	IGND
IDO_57	B53	B19	IDO_49	IGND	A16	A50	IGND
IDO_56	B52	B18	IDO_48	N/C	A17	A51	N/C
N/C	B51	B17	N/C	IDO_16	A18	A52	IDO_24
IGND	B50	B16	IGND	IDO_17	A19	A53	IDO_25
IGND	B49	B15	IGND	IDO_18	A20	A54	IDO_26
IGND	B48	B14	IGND	IDO_19	A21	A55	IDO_27
IGND	B47	B13	IGND	IDO_20	A22	A56	IDO_28
IGND	B46	B12	IGND	IDO_21	A23	A57	IDO_29
IGND	B45	B11	IGND	IDO_22	A24	A58	IDO_30
IGND	B44	B10	IGND	IDO_23	A25	A59	IDO_31
VDD6	B43	B9	VDD5	VDD3	A26	A60	VDD4
IDO_47	B42	B8	IDO_39	IGND	A27	A61	IGND
IDO_46	B41	B7	IDO_38	IGND	A28	A62	IGND
IDO_45	B40	B6	IDO_37	IGND	A29	A63	IGND
IDO_44	B39	B5	IDO_36	IGND	A30	A64	IGND
IDO_43	B38	B4	IDO_35	IGND	A31	A65	IGND
IDO_42	B37	B3	IDO_34	IGND	A32	A66	IGND
IDO_41	B36	B2	IDO_33	IGND	A33	A67	IGND
IDO_40	B35	B1	IDO_32	N/C	A34	A68	N/C

ピン定義

ピン	定義
IDO_n	絶縁デジタル出力チャンネル n
VDD1	入力チャンネル 0-7 用共通 VDD 接点
VDD2	入力チャンネル 8-15 用共通 VDD 接点
VDD3	入力チャンネル 16-23 用共通 VDD 接点
VDD4	入力チャンネル 24-31 用共通 VDD 接点
VDD5	入力チャンネル 32-39 用共通 VDD 接点
VDD6	入力チャンネル 40-47 用共通 VDD 接点
VDD7	入力チャンネル 48-55 用共通 VDD 接点
VDD8	入力チャンネル 56-63 用共通 VDD 接点
IGND	絶縁出力チャンネル用グラウンド・リターン・パス
N/C	接続なし

2.5 TTL I/O コネクタのピン・アサイン


JP3



ピン	機能	ピン	機能
1	TTLIO_0	2	TTLIO_8
3	TTLIO_1	4	TTLIO_9
5	TTLIO_2	6	TTLIO_10
7	TTLIO_3	8	TTLIO_11
9	SGND	10	SGND
11	TTLIO_4	12	TTLIO_12
13	TTLIO_5	14	TTLIO_13
15	TTLIO_6	16	TTLIO_14
17	TTLIO_7	18	TTLIO_15
19	SGND	20	SGND

表 2-1: TTL/IO (JP3) コネクタのピン・アサイン

JP4



ピン	機能	ピン	機能
1	TTLIO_16	2	TTLIO_24
3	TTLIO_17	4	TTLIO_25
5	TTLIO_18	6	TTLIO_26
7	TTLIO_19	8	TTLIO_27
9	SGND	10	SGND
11	TTLIO_20	12	TTLIO_28
13	TTLIO_21	14	TTLIO_29
15	TTLIO_22	16	TTLIO_30
17	TTLIO_23	18	TTLIO_31
19	SGND	20	SGND

表 2-2: TTL/IO (JP4) コネクタのピン・アサイン

TTLIO_n TTL I/O チャンネル n
 SGND PCI-7440 カード・シリーズのシステム・グラウンド

2.6 ボード ID (S1)

ボード ID 機能は同一のシステムに複数の PCI-7440 シリーズ・カードがインストールされている場合にモジュールを識別するのに役立ちます。S1 の DIP スイッチ設定に従って、指定カードに特定のボード ID を割り当てて、単純なソフトウェア・プログラミングによって正確にアクセスできます。

スイッチ設定はすべて下表の通りです。1 はオンで、0 はオフであることを意味しています。



メモ：1 = オン、0 = オフ
 デフォルト設定は 1111
 または
 ボード ID = 0

ボード ID	スイッチ番号			
	1	2	3	4
0	1	1	1	1
1	0	1	1	1
2	1	0	1	1
3	0	0	1	1
4	1	1	0	1
5	0	1	0	1
6	1	0	0	1
7	0	0	0	1
8	1	1	1	0
9	0	1	1	0
10	1	0	1	0
11	0	0	1	0
12	1	1	0	0
13	0	1	0	0
14	1	0	0	0
15	0	0	0	0

表 2-3: ボード ID の設定

3 動作理論

3.1 絶縁デジタル入力

PCI-7442/7443 カードは 64/128 の光絶縁デジタル入力チャンネルを備えています。絶縁入力チャンネルの回路図は 図 3-1 の通りです。




図 3-1: フォト・カップラ

デジタル入力は、プラス電圧を使っている場合、マイナス電圧を使っている場合、接続が極性に関係しないよう、最初にフォト・カップラを経由します。通常の入力電圧範囲は高ステートで 5 V から 28 V です。

3.2 ステート変化（COS） 割り込み

概要

ステート変化（COS）は入力ステートが低から高、または高から低へのいずれかに変化することを意味しています。COS 検出回路はレベル変化のエッジを検出します。PCI-7442/7443 カードの COS 検出回路はすべての入力チャンネルに適用されます。チャンネルの論理レベルが変化すると、COS 検出回路は PCI コントローラに割り込み要求を送信します。

COS 検出

図 3-2 は 8 チャンネル COS 動作の例です。有効な DI チャンネルの信号レベルの変化がすべて検出されて、割り込み要求が送信されます。

割り込み要求が送信されると、対応する DI データも COS ラッチ・レジスタの中にラッチされます。ADLINK の COS 構造では、DI データは 33 MHz クロックでサンプリングされます。これは、デジタル入力のパルス幅の継続時間が 31 ns を超える必要があるか、COS ラッチ・レジスタが正しい入力データをラッチないことを意味しています。COS ラッチ・レジスタは割り込み要求のクリア後消去されます。




図 3-2: COS タイミング

COS 検出方式

PCI-7442/7443 では、COS 割り込みシステムが使用されます。有効なDI回線が高から低または低から高のいずれかの状態変化を検出すると、COS 割り込みが生成されます。COS 割り込みシステムは割り込み要求信号を発生し、ソフトウェアは ISR と共に同要求を処理できます。PCI-7442 には 2 つのバンク（バンク 0 は DI0 ~ DI31、バンク 1 は DI32 ~ 63）が、PCI-7443 には 4 つのバンク（バンク 0 は DI0 ~ DI31、バンク 1 は DI32 ~ 63; バンク 2 は DI64 ~ DI95、バンク 3 は DI96 ~ 127）があることに注意してください。上記バンクは CPLD を使って同じ IRQ 回線にカスケード接続されます。コマンドを使えば、どのバンクまたはどの DI 回線に COS が発生するか検出できます。また、コマンドを使用して、特定の DI 回線の COS 機能を有効または無効にできます。それぞれの COS 機能はデフォルトでは無効になっています。COS 検出方式については図 3-3 を参照してください。




図 3-3: COS 検出方式

3.3 絶縁デジタル出力チャンネル

絶縁デジタル出力の共通グラウンド接続は以下の図の通りです。絶縁デジタル出力がオンの場合、シンク電流がパワー MOSFET を通ります。絶縁デジタル出力がオフの場合、電流はパワー MOSFET を通りません。負荷がリレー、コイル、モーターなどのインダクタンス特性を備えている場合、VDD ピンを外部電源に接続しなければならないことに注意してください。外部接続は、出力がオンからオフに変わる時にインダクタンス負荷により発生する場合のある逆高電圧から MOSFET を保護できるように、カレント・リリース閉ループを形成するフライ・ホイール・ダイオードのために利用されます。なお、64/128 点 IDO のステータスをリードバックすれば、ステータスが目的に適合しているかどうか確認できます。




図 3-4: 絶縁デジタル出力の共通グラウンド接続

PCI-7442/PCI-7444 は安全対策のために 3 つの特別な機能を備えています。まず、PCI-7442/PCI-7444 は起動時の 64/128 点 DO の初期状態を自動的に設定できます。次に、PCI-7442/PCI-7444 がシステムのホット・リセット後に DO ステータスを保持して、起動時の初期設定状態を回避するように指定できます。さらに、PCI-7442/PCI-7444 が WDT の割り込み発生時に 64/128 点の DO の安全な状態を自動的に設定するように指定できます。

3.4 ウォッチドッグ・タイマ (WDT)

安全が重視されるアプリケーションでは、ウォッチドッグ・タイマ (WDT) 機能を有効にして、オペレーティング・システムや PCI-7442/PCI-7444 カードがクラッシュした場合に割り込み信号を自動的に発生させることができます。この機能を使用するには、最初に Windows API でウォッチドッグ・タイマオーバーフロー・カウンタを設定しておく必要があります。通常、トリガ・ソースはオンボードの 32-bit ウォッチドッグ・タイマになります。

WDT のオーバーフロー間隔は API でプログラムできます。WDT を有効にする前に、WDT のカウンタ値を再ロードしてください。ウォッチドッグ・タイマを有効にした場合、ソフトウェア・コマンドを使ってタイマ値を定期的に再ロードしてください。タイマが一定期間再ロードされないと、WDT モジュールはオーバーフローの割り込み信号を送信します。SafetyOut_Enable のビットを有効にすると、PCI-7442/PCI-7444 は 64/128 点の DO の安全な状態を自動的に設定します。上記の WDT 機能はデフォルトでは無効になっています。

3.5 プログラマブル TTL 入力 / 出力

PCI-7442/7443/7444 カードは 32 チャンネルのプログラマブル TTL 入力 / 出力を備えています。それらのチャンネルは JP3 と JP4 の 2 つのコネクタに分割されています。それぞれの TTL チャンネルの方向はいつでも変更可能です。I/O の電圧レベルは 5 V の TTL レベルと 3.3 V の TTL レベルに適合していますが、各チャンネルの駆動力は 4 mA です。TTL チャンネルの電力消費に特に注意してください。

4 レジスタ形式

この章では、低レベルのプログラミングでカード・シリーズを操作を希望するプログラマのためにレジスタ形式について詳しく説明します。これはPCIインタフェースの基本的な知識を有するユーザーを対象にしています。

PCI-7442/7443/7444 カードのレジスタはすべて16ビット幅で、16ビットのI/O命令を使ってのみアクセスできます。絶縁デジタル入力 / 出力はこの章に記載されているレジスタを使って制御できます。

4.1 PCI-7442 の I/O レジスタ

Isolated Digital Input (絶縁デジタル入力) レジスタ

PCI-7442 カードには64点の絶縁入力があります。64回線のステータスは4つの絶縁入力レジスタから読み取ることができます。各ビットはそれぞれのチャンネルに対応しています。ビット値が1であることは入力がオンで、0は入力がオフであることをそれぞれ意味しています。

アドレス	読み取り / 書き込み	値の対応関係 [MSB (ビット 15)---LSB (ビット 0)]
BASE+0x02h	読み取り	IDI[15...0]
BASE+0x04h	読み取り	IDI[31...16]
BASE+0x42h	読み取り	IDI[47...32]
BASE+0x44h	読み取り	IDI[63...48]

ビット値: 1: 入力がオン
 0: 入力がオフ (初期値)

COS Interrupt Control (COS 割り込み制御) レジスタ

PCI-7442 には 2 つの異なる割り込みモードがあります。両方の割り込みモードはデフォルトでは無効になっています。下に列挙されているレジスタを設定すれば、割り込みを有効にできます。最初のモードでは、ステータスが 0 から 1 に変化しても、1 から 0 に変化しても、COS (ステート変化) 割り込み機能を有効にして、使用可能な入力チャンネルのステータスを確認できます。2 番目のモードでは、ウォッチドッグ・タイマ (WDT) カウンタを有効にできます。WDT カウンタが 0 になると、割り込みが発生します。割り込み要求イベントの処理後は、他の割り込み要求を受信できるように割り込要求をクリアしてください。システムが割り込みをクリアするには時間がかかることに注意してください。したがって、直前の割り込みがクリアされる前に受信した COS 割り込みや WDT 割り込みは無視されます。割り込み要求をクリアするには、対応するビット (CLRn) に 1 を書き込みます。下に示されているのは WDT INT の制御レジスタです。

COS 割り込みは 2 つのレジスタで有効になります。64 点のデジタル入力は 2 つの 32 ビットのオンボード・バスに分割されているので、CPLD にはそれぞれ 32 の入力が接続されます。COS 割り込みの EA0 (BASE+0x06h) を有効にすると、最初の CPLD (CPLD0) が割り込み信号を発生させ、最初の 32 点の入力 IDI[31..0] がスタート変化を保有します。COS 割り込みの EA1 (BASE+0x46h) を有効にすると、2 番目の CPLD (CPLD1) が割り込み信号を発生させ、2 番目の 32 点の入力 IDI[63..32] がスタート変化を保有します。

アドレス : BASE+0x06h							
リセット値 : 0x0000h							
読み取り / 書き込み : 書き込み							
--	--	--	--	--	--	--	CLRO
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	EA0
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 15 - 9 不使用

ビット 7 - 1 不使用

ビット 0 CLRO: COS 0 の割り込みをクリア
 1: クリア、0: 効果なし

ビット 8 EA0: COS 0 の割り込みを有効 / 無効にする
 1: 有効 0: 無効

アドレス : BASE+0x46h							
リセット値 : 0x0000h							
読み取り / 書き込み : 書き込み							
--	--	--	--	--	--	--	CLR1
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	EA1
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 15 - 9 不使用

ビット 7 - 1 不使用

ビット 0 CLR1: COS 1 の割り込みのクリア

1: クリア、0: 効果なし

ビット 8 EA1: COS 1 の割り込みを有効 / 無効にする

1: 有効 0: 無効

Interrupt Status (割り込みステータス)、COS INT Control Read Back (COS INT 制御リードバック) レジスタ

COS 割り込みが発生すると、3 つのレジスタが割り込みステータスと割り込み設定状況のリードバックを識別する情報をユーザーに提供します。

アドレス : BASE+0x06h							
リセット値 : 0x0000h							
読み取り / 書き込み : 読み取り							
--	--	--	--	--	--	CIS1	CIS0
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
COS0E	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 14 - 12 不使用

ビット 0 CIS0: COS 0 の割り込みステータス

- 1: COS の割り込みを発生させる
- 0: COS の割り込みを発生させない

ビット 1 CIS1: COS 1 の割り込みステータス

- 1: COS の割り込みを発生させる
- 0: COS の割り込みを発生させない

ビット 15 COS0E: COS 0 の割り込み有効ステータス

- 1: COS 0 の割り込みが有効
- 0: COS 0 の割り込みが無効

アドレス : BASE+0x46h							
リセット値 : 0x0000h							
読み取り / 書き込み : 読み取り							
--	--	--	--	--	--	--	--
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
COS1E	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 14 - 0 不使用

ビット 15 COS1E: COS 1 の割り込み有効ステータス

- 1: COS 1 の割り込みが有効
- 0: COS 1 の割り込みが無効

COS Setup/Latch (COS 設定 / ラッチ) レジスタ

PCI-7442 のすべてのデジタル入力チャンネルはステート変化 (COS) の割り込み機能を備えています。この機能を使えば、レジスタを設定することでデジタル入力チャンネルのステータスを監視できます。

COS 設定レジスタを有効にすれば、対応するチャンネルのステータス変化時に割り込みが発生します。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x08h	書き込み	IDI_COS_EN[15...0]
BASE+0x0Ah	書き込み	IDI_COS_EN[31...16]
BASE+0x48h	書き込み	IDI_COS_EN[47...32]
BASE+0x4Ah	書き込み	IDI_COS_EN[63...48]

IDI_COS_EN [n]: IDI チャンネル n (n = 0 - 63) のステート変化機能を有効にする

ビット値: 0: COS 機能を無効にする
1: COS 機能を有効にする

COS 発生時、COS のラッチ・レジスタも IDI[31..0]、IDI[63..32] データをそれぞれラッチします。割り込み要求をクリアすると、COS のラッチ・レジスタも自動的にクリアします。割り込み後のステータスを知るには、上記レジスタを読むだけでいいので、上記レジスタはすべての入力を常時ポーリングする膨大なタスクから CPU を解放し、CPU は他のタスクを処理できるようになります。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x08h	読み取り	IDI_COS_LATCH_DATA[15...0]
BASE+0x0Ah	読み取り	IDI_COS_LATCH_DATA[31...16]
BASE+0x48h	読み取り	IDI_COS_LATCH_DATA[47...32]
BASE+0x4Ah	読み取り	IDI_COS_LATCH_DATA[63...48]

ビット値: 1: 入力オン。
0: 入力オフ (初期値)。

TTL IO の Setup (設定)、Status (ステータス)、DO、DI レジスタ

PCI-7442 はオプションのアプリケーション向けに予備の 32 点 TTL I/O 機能を備えています。上記 TTL I/O チャンネルは 2 つの 16 ビット・バンクに分割されており、JP3 と JP4 の 2 つのコネクタに分かれています。2 バンクの TTL I/O 設定レジスタを設定することで、各 TTL チャンネルの方向をいつでも指定できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x0Ch	書き込み	TTL_IO_SETUP[15...0]
BASE+0x4Ch	書き込み	TTL_IO_SETUP[31..16]

ビット値: 0: I/O 方向が入力 (デフォルト)。
 1: I/O 方向が出力。

TTL I/O チャンネルの方向を設定すると、設定のステータスは各バンクの TTL IO Status Read Back (TTL IO ステータス・リードバック) レジスタを使ってリーバックできます。I/O 方向のステータスをリードバックすれば、設定に問題がないかどうかを確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x0Ch	読み取り	TTL_IO_STATUS[15...0]
BASE+0x4Ch	読み取り	TTL_IO_STATUS[31...16]

ビット値: 0: I/O 方向が入力 (デフォルト)。
 1: I/O 方向が出力。

I/O 方向の設定が出力の場合、TTL I/O 出力チャンネルからデータを送信できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x0Eh	書き込み	TTL_IO_DO[15...0]
BASE+0x4Eh	書き込み	TTL_IO_DO[31...16]

ビット値: 0: 出力が低 (デフォルト)。
 1: 出力が高。

I/O 方向の設定が入力の場合、TTL I/O 入力チャンネルからデータを読み取ることができます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x0Eh	読み取り	TTL_IO_DI[15...0]
BASE+0x4Eh	読み取り	TTL_IO_DI[31...16]

ビット値： 0: 入力が低。
 1: 入力が高。(初期値)

Isolated Digital Output（絶縁デジタル出力）および Read Back（リードバック）レジスタ

PCI-7442 ボードには 64 の絶縁デジタル出力があります。これら回線は CN2A と CN2B の 2 つの出力コネクタに分割されています。また、バンク 2 の 4 つの 16 ビット・レジスタによって制御されます。各デジタル出力回線は 4 つの制御レジスタの各ビットによって制御されます。対応する DO の出力データを送信してから、バンク 2 に Start（スタート）コマンドを送信して、プロセスを完了してください。なお、64 ビットの DO データも同時に送信されます。出力デバイスの種類はオープン・ドレイン・パワー MOSFET ドライバです。

DO Send Out Start（DO 送信スタート）はレジスタ値を必要としません。必要なのは、64 ビット・チャンネルの全出力データを設定後、書き込みモードでアドレス（BASE + 0x88h）を送信するだけです。バンク 2 が Start（スタート）コマンドを受信すると、64 ビットの DO データが同時に送信されます。DO 送信手順が完了したかどうかは、get nDO_SendReady のフラグ・ステータスで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x80h	書き込み	IDO[15...0]
BASE+0x82h	書き込み	IDO[31...16]
BASE+0x84h	書き込み	IDO[47...32]
BASE+0x86h	書き込み	IDO[63...48]
BASE+0x88h	書き込み	Send Out Start（送信スタート）

ビット値：
 0: 出力パワー MOSFET がオフ。（初期値）
 1: 出力パワー MOSFET がオン。

絶縁 DO ステータスはレジスタからリードバックできます。64 ビットの DO ステータスを読み取る場合、まず Read Back Start (リードバック・スタート) コンド (BASE+0x80h) を送信してください。DO のリードバックの準備が完了すると、絶縁 DO を順に読み取ることができます。

DO ReadBack Start (DO リードバック・スタート) はレジスタ値を必要としません。必要なのは、64 ビット・チャンネルの全出力データをリードバックする前に、読み取りモードでアドレス (BASE + 0x80h) を送信するだけです。バンク 2 が Start コマンドを受信すると、64 ビットの DO データのリードバックが始されます。DO のリードバック手順が完了したかどうかは、nDO_RBReady のフラグ・ステータスを取得することで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x80h	読み取り	DO Read Back Start (DO リードバック・スタート)
BASE+0x82h	読み取り	IDO[15...0]
BASE+0x84h	読み取り	IDO[31...16]
BASE+0x86h	読み取り	IDO[47...32]
BASE+0x88h	読み取り	IDO[63...48]

ビット値 : 0: 出力パワー MOSFET がオフ。(初期値)
 1: 出力パワー MOSFET がオン。

Power-up DO Setup/Read（起動時 DO 設定 / 読み取り）レジスタ

システムが起動ステータスに入ると、PCI-7442 は 64 点デジタル出力にデフォルトの初期値を送信する初期化手順に入ることができます。ユーザーは起動時のデフォルト DO 値を設定して、フラッシュ・メモリに保存できます。これにより、DO はシステム起動時に一定のスタートスに入ります。

Power-up DO Setup（起動時 DO 設定）レジスタにアクセスすれば、64 チャンネルの起動時デフォルト DO 値を順にプログラムできます。最新の Power-up DO Setup（起動時 DO 設定）レジスタ (BASE+0x92h) にアクセス後、フラッシュ・メモリの手順を書き終えるまで最低 0.5 秒かかります。手順が完了したかどうかは nAction_Ready フラグで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x8Ch	書き込み	IDO[15...0]
BASE+0x8Eh	書き込み	IDO[31...16]
BASE+0x90h	書き込み	IDO[47...32]
BASE+0x92h	書き込み	IDO[63...48]

ビット値： 0: 出力パワー MOSFET がオフ。（初期値）

1: 出力パワー MOSFET がオン。

Read Start（読み取りスタート）コマンド (BASE+0x8Ch) を送信して、フラッシュ・メモリに保存された設定済み起動時初期 DO 値を読み取ることができます。読み取りは 50 ms 以内に開始されます。リードバック手順の準備が完了 (nAction_Ready フラグ) すると、64 ビットの Power-up DO Read Back（起動時 DO リードバック）レジスタを順に読み取ることができます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x8Ch	読み取り	Read Back Start（リードバック・スタート）
BASE+0x8Eh	読み取り	IDO[15...0]
BASE+0x90h	読み取り	IDO[31...16]
BASE+0x92h	読み取り	IDO[47...32]

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x94h	読み取り	IDO[63...48]

ビット値：
 0: 出力パワー MOSFET がオフ。(初期値)
 1: 出力パワー MOSFET がオン。

Watchdog Timer Load (ウォッチドッグ・タイマ・ロード)、 Safety DO Setup/Read Back (セーフティ DO 設定 / リード バック) レジスタ

PCI-7442 は 10 MHz クロックの 32 ビット・ウォッチドッグ・タイマ (WDT) を備えています。WDT カウンタは 32 ビット値の 2 つの 16 ビット WDT_LOAD_CONFIG レジスタを順にロードします。ユーザーが設定した対応する 16 進数値が WDT カウンタのオーバーフロー時間を決定します。オーバーフロー時間は 100 ns の倍数で設定した値によって計算されます。間隔は 0 から 429.496 秒までです。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x94h	書き込み	WDT_LOAD_CONFIG[15...0]
BASE+0x96h	書き込み	WDT_LOAD_CONFIG[31...16]

SafetyOut_Enable ビットを設定すると、WDT 割り込みの発生時に、セーフティ DO 値を送信するようにシステムを設定できます。WDT INT 発生時、システムのプロセスが停したり、オフラインになったりすることがあります。したがって、上記の機能は損傷を防ぐのに役立ちます。フラッシュ・メモリに保存されるデフォルトの 64 点セーフティ DO 値を設定できます。WDT 割り込みが発生し、SafetyOut_Enable ビットが有効の場合、PCI-7442 はセーフティ DO 手順に入り、デフォルトのセーフティ値を 64 点デジタル出力に送信します。

最新の WDT Safety DO Setup レジスタにアクセスすれば、64 チャンネルのセーフティ・デフォルト DO 値を順にプログラムできます。最新の WDT Safety DO Setup レジスタ (BASE+0x9Eh) にアクセスしてから、フラッシュ・メモリに手順を書き込むのが完了するまで 500ms かかります。

手順が完了したかどうかは nAction_Ready フラグで確認できません。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x98h	書き込み	IDO[15...0]
BASE+0x9Ah	書き込み	IDO[31...16]
BASE+0x9Ch	書き込み	IDO[47...32]
BASE+0x9Eh	書き込み	IDO[63...56]

ビット値：
0: 出力パワー MOSFET がオフ。(初期値)
1: 出力パワー MOSFET がオン。

WDTSafety DO ReadBack (WDT セーフティ DO リードバック) コマンド (BASE+0x96h) を送信すれば、フラッシュ・メモリに保存された設定済みのセーフティ DO 値をみ取ることができます。フラッシュ・メモリの読み取りは 50 ms 以内に開始されます。完了したかどうかは nAction_Ready フラグで確認できます。リードバック手順後、64 ビットの WDTSafety DO Read Back レジスタを順に読み取ることができます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x96h	読み取り	Read Back Start (リードバック・スタート)
BASE+0x98h	読み取り	IDO[15...0]
BASE+0x9Ah	読み取り	IDO[31...16]
BASE+0x9Ch	読み取り	IDO[47...32]
BASE+0x9Ch	読み取り	IDO[63...56]

ビット値： 0: 出力パワー MOSFET がオフ。(初期値)
 1: 出力パワー MOSFET がオン。

WDT INT Control (WDT INT コントロール)、Hot-Reset (ホット・リセット)、Hold Control (ホールド・コントロール) レジスタ

PCI-7442 には COS INT 機能とウォッチドッグ・タイマ (WDT) の 2 つの異なる割り込みモードがあります。WDT カウンタを有効にして、割り込みのモードとしカウント・ダウンさせるようにできます。ウォッチドッグ・タイマ・カウンタが 0 になると、割り込みが発生します。バンク 2 の WDT INT Control/Hot-Reset Hold Control (WDT INT コントロール/ホット・リセット・ホールド・コントロール) レジスタの 2 つのビット (WDTE および WIC) を設定すれば、WDT の有効と WDT INT のクリアを制御できます。

PCI-7442 は産業用アプリケーション向けの幾つかの特別な安全機能も備えています。SOE ビットを設定すると、WDT 割り込みの発生時に、セーフティ DO 値を送信して損傷を防ぐようにシステムを設定できます。システムがシステム電源をオフにせず、予期しない、または通常のホット・システム・セットに入ると、PCI-7442 ボードがシステムのホット・リセットの前に最初の DO 値を復元するか、PCI-7442 ボードが起動時の初期化手順に入ってユーザー設定のデフォルトの初期 DO 値を送信するように設定できません。詳しくはセクション 3.3 を参照してください。HRHE ビットを設定すると、Hot_Reset_Hold 機能をいつでも有効にできます。同機能は不安定な環境に特に有用です。

アドレス: BASE+0x8Ah							
リセット値: 0x0000h							
読み取り / 書き込み: 書き込み							
--	--	--	--	WSOE	WIC	WDTE	HRHE
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 15 - 4	不使用
ビット 0	HRHE: Hot Reset Hold Enable、ホット・システム・リセット DO 保持機能を有効にします。 1: 有効にする 0: 無効にする
ビット 1	WDTE: WDT の割り込みを有効 / 無効にする 1: 有効にする 0: 無効にする
ビット 2	WIC: WDT の割り込みをクリアする

1: WDT の割り込みをクリアする
 0: 効果なし

ビット 3

WSOE: WDT Safety DO Send Out Enable (WDT のセーフティ DO 送信を有効にする)

1: 有効にする
 0: 無効にする

アドレス : BASE+0x8Ah リセット値 : 0x0000h 読み取り / 書き込み : 読み取り							
--	ARDYS	SRDYS	RBRDYS	SOES	WIS	WDTES	HRHES
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 15 - 7

不使用

ビット 0

HRHES: Hot Reset Hold Enable Status (ホット・リセット保持有効ステータス)

1: 有効にする
 0: 無効にする

ビット 1

WDTES: WDT Interrupt Enable Status (WDT 割り込み有効ステータス)

1: 有効にする
 0: 無効にする

ビット 2

WIC: WDT 割り込みステータス

1: WDT の割り込みを発生させない
 0: WDT の割り込みを発生させる

ビット 3

SOES: Safety Out Enable Status (セーフティ送信有効ステータス)

1: 有効にする
 0: 無効にする

ビット 4

RBRDYS: DO Read Back Data Ready Status (DO リードバック・データ・レディ・ステータス)

1: 準備中
 0: 準備完了

ビット 5

SRDYS: DO Data Sending Finished Status (DO データ送信完了ステータス)

1: 未完了
 0: 完了

ビット 6

ARDYS: Flash Data Read/Write Finished Status (フラッシュ・データ読み取り / 書き込み完了ステータス)

1: 未完了
 0: 完了

4.2 PCI-7443 の I/O レジスタ

Isolated Digital Input (絶縁デジタル入力) レジスタ

PCI-7443 カードには 128 の絶縁デジタル出力があります。以下のレジスタから 128 回線のステータスを読み取ることができます。各ビットはそれぞれのチャンネルに対応しています。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x02h	読み取り	IDI[15...0]
BASE+0x04h	読み取り	IDI[31...16]
BASE+0x42h	読み取り	IDI[47...32]
BASE+0x44h	読み取り	IDI[63...48]
BASE+0x82h	読み取り	IDI[79...64]
BASE+0x84h	読み取り	IDI[95...80]
BASE+0xC2h	読み取り	IDI[111...96]
BASE+0xC4h	読み取り	IDI[127...112]

ビット値：
 1: 入力オン。
 0: 入力オフ。(初期値)

COS Interrupt Control (COS 割り込み制御) レジスタ

PCI-7443 の割り込みモードはデフォルトでは無効になっています。下に列挙されているレジスタを設定すれば、割り込み機能を有効にできます。割り込みモードでは、ステータスが 0 から 1 に変化しても、1 から 0 に変化しても、ステータスの変化 COS (ステート変化) 割り込み機能を有効にして、使可能な入力チャンネルのステータスを確認できます。

割り込み要求イベントの処理後は、他の割り込み要求を受信できるように割り込み要求をクリアしてください。システムが割り込みをクリアするは時間がかかることに注意してください。また、直前の割り込みがクリアされる前に受信した割り込みは無視されます。割り込み要求をクリアするには、対応するビットに 1 を書き込みます。

COS 割り込みは 4 つのレジスタで有効になります。128 点のデジタル入力は 4 つの 32 ビットのオンボード・バスに分割されているので、CPLD にはそれぞれ 32 点の入力が接続されます。COS 割り込みの EA0 (BASE+0x06h) を有効にすると、最初の CPLD (CPLD0) が割り込み信号を発生させ、最初の 32 ビットの入力 IDI[31..0] がステート変化を保有します。COS 割り込みの EA1 (BASE+0x46h) を有効にすると、2 番目の CPLD (CPLD1) が割り込み信号を発生させ、2 番目の 32 ビットの入力 IDI[63..32] がステート変化を保有します。COS 割り込みの EA2 (BASE+0x86h) を有効にすると、3 番目の CPLD (CPLD2) が割り込み信号を発生させ、2 番目の 32 ビットの入力 IDI[95..64] がステート変化を保有します。COS 割り込みの EA3 (BASE+0xC6) を有効にすると、4 番目の CPLD (CPLD3) が割り込み信号を発生させ、2 番目の 32 ビットの入力 IDI[127..96] がステート変化を保有します。

アドレス : BASE+0x06h							
リセット値 : 0x0000h							
読み取り / 書き込み : 書き込み							
--	--	--	--	--	--	--	CLR0
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	EAO
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8
ビット 15 - 9		不使用					
ビット 7 - 1		不使用					
ビット 0		CLR0: COS 0 の割り込みをクリア 1: クリア、0: 効果なし					
ビット 8		EAO: COS 0 の割り込みを有効 / 無効にする 1: 有効 0: 無効					

アドレス : BASE+0x46h							
リセット値 : 0x0000h							
読み取り / 書き込み : 書き込み							
--	--	--	--	--	--	--	CLR1
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	EA1
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8
ビット 15 - 9		不使用					
ビット 7 - 1		不使用					
ビット 0		CLR1: COS 1 の割り込みのクリア 1: クリア、0: 効果なし					
ビット 8		EA1: COS 0 の割り込みを有効 / 無効にする 1: 有効 0: 無効					

アドレス: BASE+0x86h							
リセット値: 0x0000h							
読み取り / 書き込み: 書き込み							
--	--	--	--	--	--	--	CLR2
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	EA2
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8
ビット 15 - 9		不使用					
ビット 7 - 1		不使用					
ビット 0		CLR2: COS 2 の割り込みをクリア					
		1: クリア、0: 効果なし					
ビット 8		EA2: COS 2 の割り込みを有効 / 無効にする					
		1: 有効 0: 無効					

アドレス: BASE+0xC6h							
リセット値: 0x0000h							
読み取り / 書き込み: 書き込み							
--	--	--	--	--	--	--	CLR3
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	EA3
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8
ビット 15 - 9		不使用					
ビット 7 - 1		不使用					
ビット 0		CLR3: COS 3 の割り込みのクリア					
		1: クリア、0: 効果なし					
ビット 8		EA3: COS 3 の割り込みを有効 / 無効にする					
		1: 有効 0: 無効					

Interrupt Status (割り込みステータス)、COS INT Control Read Back (COS INT 制御リードバック) レジスタ

COS 割り込みが発生すると、3 つのレジスタが割り込みステータスと割り込み設定状況のリードバックを識別する情報を提供します。

アドレス: BASE+0x06h							
リセット値: 0x0000h							
読み取り / 書き込み: 読み取り							
--	--	--	--	C3IS	C2IS	C1IS	COIS
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
COS0E	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 14 - 4	不使用
ビット 0	CIS0: COS 0 の INT ステータス 1: COS を発生させる 0: COS を発生させない
ビット 1	CIS1: COS 1 の INT ステータス 1: COS を発生させる 0: COS を発生させない
ビット 2	CIS2: COS 2 の INT ステータス 1: COS を発生させる 0: COS を発生させない
ビット 3	CIS3: COS 3 の INT ステータス 1: COS を発生させる 0: COS を発生させない
ビット 15	COS0E: COS 0 の割り込み有効ステータス 1: 有効にする 0: 無効にする

アドレス : BASE+0x46h リセット値 : 0x0000h 読み取り / 書き込み : 読み取り							
--	--	--	--	--	--	--	--
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
COS1E	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 14 - 0 不使用

ビット 15 COS1E: COS 1 の割り込み有効ステータス
 1: 有効にする
 0: 無効にする

アドレス : BASE+0x86h リセット値 : 0x0000h 読み取り / 書き込み : 読み取り							
--	--	--	--	--	--	--	--
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
COS2E	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 14 - 0 不使用

ビット 15 COS2E: COS 2 の割り込み有効ステータス
 1: 有効にする
 0: 無効にする

アドレス : BASE+0xC6h リセット値 : 0x0000h 読み取り / 書き込み : 読み取り							
--	--	--	--	--	--	--	--
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
COS3E	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 14 - 0 不使用

ビット 15 COS3E: COS 3 の割り込み有効ステータス
 1: 有効にする
 0: 無効にする

COS Setup/Latch (COS 設定 / ラッチ) レジスタ

PCI-7443 の各デジタル入力チャンネルはステート変化 (COS) の割り込み機能を備えています。この機能を使えば、レジスタを設定することで入力チャンネルのステータスを監視できます。COS 設定レジスタを有効にすれば、対応するチャンネルのステータス変化時に割り込みが発生します。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x08h	書き込み	IDI_COS_EN[63...0]
BASE+0x0Ah	書き込み	IDI_COS_EN[31...16]
BASE+0x48h	書き込み	IDI_COS_EN[47...32]
BASE+0x4Ah	書き込み	IDI_COS_EN[63...48]
BASE+0x88h	書き込み	IDI_COS_EN[79...64]
BASE+0x8Ah	書き込み	IDI_COS_EN[95...80]
BASE+0xC8h	書き込み	IDI_COS_EN[111...96]
BASE+0CAh	書き込み	IDI_COS_EN[127...112]

IDI_COS_EN [n]: IDI チャンネル n (n = 0 - 127) のステート変化機能を有効にする

ビット値: 0: COS 機能を無効にする。
1: COS 機能を有効にする。

COS 発生時、COS のラッチ・レジスタも DI[31..0]、DI[63..32]、DI[95..64]、DI[127..96] データをそれぞれラッチします。割り込み要求をクリアすると、COS のラチ・レジスタも自動的にクリアします。割り込み後のスタートスを知るには、上記レジスタを読むことができるので、上記レジスタはすべての入力を常時ポーリングするタスクから CPU を解放し、CPU はより多くのタスクを処理できるようになります。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x08h	読み取り	IDI_COS_LATCH_DATA[15...0]
BASE+0x0Ah	読み取り	IDI_COS_LATCH_DATA[31...16]
BASE+0x48h	読み取り	IDI_COS_LATCH_DATA[47...32]
BASE+0x4Ah	読み取り	IDI_COS_LATCH_DATA[63...48]
BASE+0x88h	読み取り	IDI_COS_LATCH_DATA[79...64]
BASE+0x8Ah	読み取り	IDI_COS_LATCH_DATA[95...80]
BASE+0xC8h	読み取り	IDI_COS_LATCH_DATA[111...96]
BASE+0xCAh	読み取り	IDI_COS_LATCH_DATA[127...112]

ビット値：
 1: 入力オン。
 0: 入力オフ。(初期値)

TTL IO の Setup (設定)、Status (ステータス)、DO、DI レジスタ

PCI-7443 はオプションのアプリケーション向けに予備の 32 点 TTL I/O 機能を備えています。上記 TTL I/O チャンネルは 2 つの 16 ビット・バンクに分割されており、JP3 と JP4 の 2 つのコネクタに分かれています。2 バンクの TTL I/O 設定レジスタを設定することで、各 TTL チャンネルの方向をいつでも指定できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x0Ch	書き込み	TTL_IO_SETUP[15...0]
BASE+0x4Ch	書き込み	TTL_IO_SETUP[31...16]

ビット値：
0: I/O 方向が入力。(デフォルト)
1: I/O 方向が出力。

TTL I/O チャンネルの方向を設定すると、設定のステータスは TTL IO Status Read Back (TTL IO ステータス・リードバック) レジスタを使って読み取ることができます。I/O 方向のステータスをリードバックすれば、設定に問題がないかどうかを確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x0Ch	読み取り	TTL_IO_STATUS[15...0]
BASE+0x4Ch	読み取り	TTL_IO_STATUS[31...16]

ビット値：
0: I/O 方向が入力。(初期値)
1: I/O 方向が出力。

I/O 方向の設定が出力の場合、TTL I/O 出力チャンネルからデータを送信できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x0Eh	書き込み	TTL_IO_DO[15...0]
BASE+0x4Eh	書き込み	TTL_IO_DO[31...16]

ビット値：
0: 低ロジックの出力。(デフォルト)
1: 高ロジックの出力。

I/O 方向の設定が入力の場合、TTL I/O 入力チャンネルからデータを読み取ることができます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x0Eh	読み取り	TTL_IO_DI[15...]
BASE+0x4Eh	読み取り	TTL_IO_DI[31...16]

ビット値：

0: 低ロジックの入力。

1: 高ロジックの入力。(デフォルト)

4.3 PCI-7444 の I/O レジスタ

Isolated Digital Output/Read Back (絶縁デジタル出力 / リードバック) レジスタ

PCI-7444 には 128 点の絶縁デジタル出力があります。同回線は CN1A、CN1B、CN2A、CN2B の 4 つの出力コネクタに分割されています。それらは 8 つの 16 ビット・レジスタによって制御されます。各デジタル出力回線は 8 つの制御レジスタの各ビットによって制御されます。対応する DO の出力データを送信し、最後に Start (スタート) コマンドを送信してください。その後、コマンド (BASE+0x08h, 0x12h, 0x14h) を受信してから、すべての 128 ビット (全チャンネル) / 64 ビット (ポート 0 またはポート 1) の DO データが送信されます。出力デバイスはオープン・ドレイン・パワー MOSFET ドライバです。

同時に送信される絶縁 DO (ポート 0、ポート 1、全チャンネル) はレジスタ値を必要としません。必要なのは、128 ビット (全チャンネル) または 64 ビット (ポート 0、ポート 1) チャンネルの出力データをすべて送信した後に、書き込みモードでアドレス (BASE + 0x08h、BASE + 0x12h、BASE + 0x14h) を送信することだけです。DO バンクが Start (スタート) コマンドを受信すると、64/128 ビット DO データが同時に送信されます。DO 送信手順が完了したかどうかは、get nDO_SendReady のフラグ・ステータスで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x00h	書き込み	IDO[15...0]
BASE+0x02h	書き込み	IDO[31...16]
BASE+0x04h	書き込み	IDO[47...32]
BASE+0x06h	書き込み	IDO[63...48]
BASE+0x0Ah	書き込み	IDO[79...64]
BASE+0x0Ch	書き込み	IDO[95...80]
BASE+0x0Eh	書き込み	IDO[111...96]
BASE+0x10h	書き込み	IDO[127...112]
BASE+0x08h	書き込み	Port 0 Send Out Start
BASE+0x12h	書き込み	Port 1 Send Out Start

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x14h	書き込み	All Ch. Send Out Start (全チャンネル送信スタート)

ビット値: 0: 出力パワー MOSFET がオフ。(初期値)

1: 出力パワー MOSFET がオン。

ポート 0: 絶縁デジタル出力チャンネルの範囲はビット 0 からビット 63 までです。

ポート 1: 絶縁デジタル出力チャンネルの範囲はビット 64 からビット 127 までです。

全チャンネル : 絶縁デジタル出力チャンネルの範囲はビット 0 からビット 127 までです。

絶縁 DO ステータスはレジスタから読み取ることができます。128 ビットの DO ステータスを読み取るには、まず Read Back Start (リードバック・スタート、全チャンネル、ポート 0、ポート 1) コマンドを送信してください。その後、DO リードバックの準備が完了している場合、絶縁 DO Read Back (DO リードバック) レジスタのオフセットを順にリードバックできます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x00h	読み取り	All CH Read Back Start (全チャンネル・リードバック・スタート)
BASE+0x02h	読み取り	Port 0 Read Back Start (ポート 0 リードバック・スタート)
BASE+0x0Ch	読み取り	Port 1 Read Back Start (ポート 1 リードバック・スタート)
BASE+0x04h	読み取り	IDO[15...0]
BASE+0x06h	読み取り	IDO[31...16]
BASE+0x08h	読み取り	IDO[47...32]
BASE+0x0Ah	読み取り	IDO[63...48]
BASE+0x0Eh	読み取り	IDO[79...64]
BASE+0x10h	読み取り	IDO[95...80]
BASE+0x12h	読み取り	IDO[111...96]
BASE+0x14h	読み取り	IDO[127...112]

ビット値：
 0: 出力パワー MOSFET がオフ。(初期値)
 1: 出力パワー MOSFET がオン。

Isolated DO Read Back Start (絶縁 DO リードバック・スタート、全チャンネル、ポート 0、ポート 1) のレジスタ値の設定は必要ありません。必要なのは、128 ビット (全チャンネル) / 64 ビット (ポート 0、ポート 1) チャンネルの出力データをすべて読み取る前に、読み取りモードでアドレス (BASE + 0x00h、BASE + 0x02h、BASE + 0x0Ch) を送信することだけです。

DO バンクが Start (スタート) コマンドを受信すると、64/128 ビットの DO データのリードバックが開始されます。DO のリードバック手順が完了したかどうかは、get nDO_RBReady のフラグ・ステータスで確認できます。

Power-up DO Setup/Read Back (起動時 DO 設定 / リードバック) レジスタ

システムの起動後、PCI-7444 は 128 点デジタル出力にデフォルトの初期値を送信する初期化手順に入ることができます。ユーザーは、DO がシステム起動時に未知のステータスに入るのを防ぐため、デフォルトの起動時 DO 値を設定して、フラッシュ・メモリに保存できます。

Power-up DO Setup (起動時 DO 設定) レジスタにアクセスすれば、128 チャンネルの起動時デフォルト DO 値を順にプログラムできます。最新の Power-up DO Setup (起動時 DO 設定) レジスタ (Base+0x24h) にアクセス後、カードがフラッシュ・メモリの手順を書き終えるまで最低 500 ms かかります。手順が完了したかどうかは nAction_Ready フラグで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x16h	書き込み	IDO[15...0]
BASE+0x18h	書き込み	IDO[31...16]
BASE+0x1Ah	書き込み	IDO[47...32]
BASE+0x1Ch	書き込み	IDO[63...48]
BASE+0x1Eh	書き込み	IDO[79...64]
BASE+0x20h	書き込み	IDO[95...80]
BASE+0x22h	書き込み	IDO[111...96]
BASE+0x24h	書き込み	IDO[127...112]

ビット値 : 0: 出力パワー MOSFET がオフ。(初期値)
 1: 出力パワー MOSFET がオン。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x16h	読み取り	Read Back Start
BASE+0x18h	読み取り	IDO[15...0]
BASE+0x1Ah	読み取り	IDO[31...16]
BASE+0x1Ch	読み取り	IDO[47...32]
BASE+0x1Eh	読み取り	IDO[63...48]
BASE+0x20h	読み取り	IDO[79...64]
BASE+0x22h	読み取り	IDO[95...80]
BASE+0x24h	読み取り	IDO[111...96]
BASE+0x26h	読み取り	IDO[127...112]

ビット値: 0: 出力パワー MOSFET がオフ。(初期値)
 1: 出力パワー MOSFET がオン。

Power-Up Initial DO All Ch. Status Read Back Start(起動時初期 DO 全チャンネル・ステータス・リードバック・スタート) のレジスタ値を割り当てる必要はありません。必要なのは、最初の 128 ビット・チャンネルの全出力データをリードバックする前に、読み取りモードでアドレス (BASE + 0x16h) を送信するだけです。DO バンクが Start (スタート) コマンドを受信すると、100 ms 以内にフラッシュの読み取りが開始されます。手順が完了したかどうかは、get nAction_Ready のフラグ・ステータスで確認できます。

WDT Load Config (WDT ロード設定)、Safety DO Setup/Read Back (セーフティ DO 設定 / リードバック) レジスタ

PCI-7444 は 10 MHz クロックの 32 ビット・ウォッチドッグ・タイマ (WDT) を備えています。WDT カウンタは 32 ビット値の 2 つの 16 ビット WDT_LOAD_CONFIG レジスタを順にロードします。ユーザーが設定した対応する 16 進数値が WDT カウンタのオーバーフロー時間を決定します。オーバーフロー時間は 100 ns の倍数で設した値によって計算されます。間隔は 0 から 429.496 秒までです。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x36h	書き込み	WDT_LOAD_CONFIG[15...0]
BASE+0x38h	書き込み	WDT_LOAD_CONFIG[31...16]

SafetyOut_Enable ビットを設定すると、WDT 割り込みの発生時に、セーフティ DO 値を送信するようにシステムを設定できます。WDT INT 発生時、システムのプロセスが停止したり、オフラインになったりすることがあります。したがって、上記の機能は損傷を防ぐのに役立ちます。フラッシュ・メモリに保存されるデフォルトの 128 点セーフティ DO 値を設定できます。WDT 割り込みが発生し、SafetyOut_Enable ビットが有効の場合、PCI-7444 はセーフティ DO 手順に入り、デフォルトのセーフティ値を 128 点デジタル出力に送信します。

最新の WDTSafety DO Setup レジスタにアクセスすれば、128 チャンネルのセーフティ・デフォルト DO 値を順にプログラムできます。最新の WDTSafety DO Setup レジスタ (BASE+0x34h) にアクセスしてから、フラッシュ・メモリに手順を書き込むのが完了するまで 500 ms かかります。手順が完了したかどうかは nAction_Ready フラグで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE + 0x26h	書き込み	IDO[15…0]
BASE + 0x28h	書き込み	IDO[31…16]
BASE + 0x2Ah	書き込み	IDO[47…32]
BASE + 0x2Ch	書き込み	IDO[63…48]
BASE + 0x2Eh	書き込み	IDO[79…64]
BASE + 0x30h	書き込み	IDO[95…80]
BASE + 0x32h	書き込み	IDO[111…96]
BASE + 0x34h	書き込み	IDO[127..112]

ビット値：
 0: 出力パワー MOSFET がオフ（初期値）。
 1: 出力パワー MOSFET がオン。

WDTSafety DO ReadBack Start (WDT セーフティ DO リードバック・スタート) のレジスタを設定する必要はありません。必要なのは、128 チャンネルの全出力セーフティ・データを読み取る前に、読み取りモードでアドレス (BASE+0x28h) を送信するだけです。DO バンクが Start (スタート) コマンドを受信すると、100 ms 後にフラッシュ・メモリの読み取り開始されます。手順が完了したかどうかは、get nAction_Ready のフラグ・ステータスで確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE + 0x28h	読み取り	Read Back Start (リードバック・スタート)
BASE + 0x2Ah	読み取り	IDO[15...0]
BASE + 0x2Ch	読み取り	IDO[31...16]
BASE + 0x2Eh	読み取り	IDO[47...32]
BASE + 0x30h	読み取り	IDO[63...48]
BASE + 0x32h	読み取り	IDO[79...64]
BASE + 0x34h	読み取り	IDO[95...80]
BASE + 0x36h	読み取り	IDO[111...96]
BASE + 0x38h	読み取り	IDO[127...112]

ビット値 : 0: 出力パワー MOSFET がオフ (初期値)。
 1: 出力パワー MOSFET がオン。

WDT INT Control/Hot-Reset Hold Control Register (WDT INT コントロール / ホット・リセット・ホールド・コントロール) レジスタ

PCI-7444 は割り込みモードとしてウォッチドッグ・タイマを備えています。WDT 割り込みモードはデフォルトでは無効になっています。このモードで、WDT がカウント・ダウンするようになります。WDT カウンタが 0 になると、割り込みが発生します。WDT INT Control/Hot-Reset Hold Control (WDT INT コントロー / ホット・リセット・ホールド・コントロール) レジスタの 2 つのビット (WDTE および WIC) を設定すれば、WDT を有効にして、WDT INT をクリアできます

PCI-7444 は産業用アプリケーション向けの幾つかの特別な安全機能を備えています。WSOE ビットを使用すると、WDT 割り込みの発生時に、セーフティ DO を送信して損傷を防ぐようにシステムを設定できます。また、システムが予期しない、または異常なホット・システム・リセットを実行すると、PCI-7444 がシステムのホット・リセットの前に最初の DO 値を復元するように設定できます。設定しない場合、PCI-7444 は起動時初期化手順に入ってから、設済みのデフォルト初期化 DO 値を送信します。HRHE ビットを設定すると、Hot_Reset_Hold機能をいつでも有効にできます。この機能は不安定な動作環境に有効です。

アドレス : BASE+0x3Ah							
リセット値 : 0x0000h							
読み取り / 書き込み : 書き込み							
--	--	--	--	WSOE	WIC	WDTE	HRHE
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8
ビット 15 - 4		不使用					
ビット 3		WSOE: WDT Safety DO send out enable (WDT のセーフティ DO 送信を有効にする) 1: 機能を有効にする 0: 機能を無効にする (デフォルト)					
ビット 2		WIC: WDT の割り込みをクリアする 1: WDT の割り込みをクリアする 0: 効果なし					
ビット 1		WDTE: WDT の割り込みを有効 / 無効にする 1: WDT を有効にする 0: WDT を無効にする (デフォルト)					
ビット 0		HRHE: ホット・システム・リセット DO 保持機能を有効にする 1: 機能を有効にする 0: 機能を無効にする					

アドレス : BASE+0x3Ah							
リセット値 : 0x0000h							
読み取り / 書き込み : 読み取り							
--	ARDYS	SRDYS	RBRDYS	SOES	WIS	WDTES	HRHES
ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
--	--	--	--	--	--	--	--
ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8

ビット 15 - 7	不使用
ビット 6	ARDYS: Flash Data Read/Write Finished Status (フラッシュ・データ読み取り / 書き込み完了ステータス) 1: プロセスが未完了。 0: プロセスが完了。
ビット 5	SRDYS: DO Data Sending Finishes Status (DO データ送信完了ステータス) 1: プロセスが未完了。 0: プロセスが完了。
ビット 4	RBRDYS: DO Read Back Data Ready Status (DO リードバック・データ・レディ・ステータス) 1: DO リードバック・データの準備中。 0: DO リードバック・データの準備が完了。
ビット 3	SOES: Safety Out Enable Status (セーフティ送信有効ステータス) 1: 機能を有効にする。 0: 機能を無効にする。
ビット 2	WIC: WDT 割り込みステータス 1: WDT 割り込みが発生。 0: WDT の割り込みは発生していない。
ビット 1	WDTES: WDT Interrupt Enable Status (WDT 割り込み有効ステータス) 1: 機能を有効にする。 0: 機能を無効にする。
ビット 0	HRHES: Hot Reset Hold Enable Status (ホット・リセット保持有効ステータス) 1: 機能を無効にする。 0: 機能を有効にする。

TTL IO の Setup (設定)、Status (ステータス)、DO、DI レジスタ

PCI-7444 はオプションのアプリケーション向けに予備の 32 点 TTL I/O 機能を備えています。上記 TTL I/O チャンネルは 2 つの 16 ビット・バンクに分割されており、JP3 と JP4 の 2 つのコネクタに分かれています。2 バンクの TTL I/O 設定レジスタを設定することで、各 TTL チャンネルの方向をいつでも指定できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x3C	書き込み	TTL_IO_SETUP[15...0]
BASE+0x3E	書き込み	TTL_IO_SETUP[31...16]

ビット値: 0: I/O 方向が入力。(デフォルト)
 1: I/O 方向が出力。

TTL I/O チャンネルの方向を設定すると、設定のステータスは TTL IO Status Read Back (TTL IO ステータス・リードバック) レジスタを使ってリードバックできます。I/O 方向のステータスをリードバックすれば、方向が条件に適合しているかどうかを確認できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x3C	読み取り	TTL_IO_STATUS[15...0]
BASE+0x3E	読み取り	TTL_IO_STATUS[31...16]

ビット値: 0: I/O 方向が入力。(デフォルト)
 1: I/O 方向が出力。

I/O 方向の設定が出力の場合、TTL I/O 出力チャンネルからデータを送信できます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB---LSB)
BASE+0x40	書き込み	TTL_IO_DO[15...0]
BASE+0x42	書き込み	TTL_IO_DO[31...16]

ビット値: 0: 低ロジックの出力。(デフォルト)
 1: 高ロジックの出力。

I/O 方向の設定が入力の場合、TTL I/O 入力チャンネルからデータを読み取ることができます。

アドレス	読み取り / 書き込み	値の対応関係 (MSB----LSB)
BASE+0x40	読み取り	TTL_IO_DI[15...0]
BASE+0x42	読み取り	TTL_IO_DI[31...16]

ビット値：
0: 低ロジックの入力。
1: 高ロジックの入力。(デフォルト)

4.4 PCI コントローラ・レジスタの処理方法

PCI-7442/7443/7444 カードは PLX PCI-9030 PCI バス・コントローラを採用しています。低レベルのプログラミングでカードを使用する場合、一部のレジスタに注意が必要です。PCI-9030 の割り込みコントロール・レジスタ (INTCSR; 0x4Ch) はローカル・バスから PCI バスへのすべての割り込み情報を処理します。独自の割り込み機能ドライバを開発する場合、PCI-9030 の割り込みレジスタと PCI-7442/7443/7444 カードの割り込みレジスタに互換性がなければなりません。PCI-9030 の割り込みコントロール・レジスタに関する詳細情報については、PCI-9030 のデータブックを参照してください。

PCI-7442/7443/7444 カードの関数ライブラリは割り込み手順を処理するシンプルで使いやすい関数を提供しています。それらの関数を使えば、PCI コントローラの割り込みレジスタの処理を軽減できます。独自の割り込み関数を開発するよりも、上記関数を使用するようにお勧めします。